The following article is from RimeData 来觅数据 Author 来觅研究院

导读：2025 年 5 月，外媒突传美国对中国 EDA 工具开始了新一轮的出口管制，意在限制我国先进制程的突破。EDA 工具已成为国家战略安全和科技自主进步的重要抓手，它是半导体产业链最上游、壁垒最高的环节之一，承载着从芯片功能设计到物理实现的全流程。目前国内 EDA 工具现状如何？国产替代的难度在哪？相关投融趋势有何变化？本文尝试分析和探讨。

01 EDA 断供始末

EDA（Electronic Design Automation ，电子设计自动化）是一种利用计算机辅助设计（CAD）软件来完成超大规模集成电路芯片的设计、仿真和测试等一系列设计工作的软件工具。EDA 工具在芯片设计中有不可替代的核心作用，涵盖前端设计、后端设计、制造衔接的全流程，是复杂芯片设计的唯一途径。

美国对 EDA 工具的出口管制始于对中国半导体产业的战略遏制。2019 年，美国将华为列入实体清单，并启动对华为的 EDA 断供。2022 年 8 月，美国商务部首次将 GAAFET（环绕栅极晶体管）结构的 EDA 工具纳入出口管制范围，限制中国获取 3nm 及以下先进制程设计能力。2024 年 12 月，管制进一步升级，新增四个 ECCN 分类，覆盖多重曝光、计算光刻等关键制造类 EDA 工具，并首次将授权密钥纳入管制范围，导致已购软件可能因无法续约而失效。

2025 年 5 月最新禁令将管制范围扩大至 14nm 以下制程全流程 EDA 技术，三大 EDA 巨头已确认收到美国商务部的禁售通知。Synopsys CEO 内部文件显示，公司已全面暂停在华业务运营，包括终止新订单、关闭 SolvNetPlus 服务访问等，影响范围涉及其在华 1800 名员工及全部客户群体。Cadence 亦证实，涉及 3D991 和 3E991 分类的 EDA 技术转让需事先取得许可，这基本覆盖了先进制程所需的核心工具集。

从应用场景来看，EDA 工具按应用场景可分为三大类，包括前端设计、后端设计、制造衔接类。根据设计对象的不同，可以分为数字电路设计工具、模拟电路设计工具、射频电路设计工具、晶圆制造工具、仿真工具、封装设计工具等。

图表 1：EDA 工具分类

数据来源：公开资料、来觅数据

EDA 在芯片设计，尤其是先进制程的设计上十分重要。台积电在 3nm 工艺研发中，借助 Synopsys 的 Fusion Compiler 工具实现了显著的功耗优化突破。这一技术成果在其最新推出的 N3AE（3nm Auto Early）工艺中得到充分验证，该工艺作为首款面向车规市场的先进制程节点，已通过 ISO26262 和 AEC-Q100 等关键认证。从 PPA 指标来看，N3AE 工艺在功耗、性能与面积表现方面较前代提升显著，尤其适用于高复杂度 SoC 与 AI 加速单元。值得关注的是，台积电 2025 年北美技术论坛披露的 A141.4nm 工艺数据显示，其性能提升达 10-15%，功耗降低 25-30%，逻辑晶体管密度最高提升 23%，这些进展均建立在 3nm 工艺的技术积累之上。从 N3 到 N2 再到 A14 的工艺演进中，第二代 GAAFET 纳米片晶体管技术与 NanoFlex Pro 标准单元架构的应用，使芯片设计可根据应用需求灵活配置，这种设计自由度正是通过 EDA 工具实现的。

据加州大学圣迭戈分校分析，EDA 技术使 SoC 设计成本从 77 亿美元降至 4500 万美元，效率提升近 200 倍，成为延续摩尔定律的重要支撑。简单而言，复杂 SoC 设计需数十亿晶体管，EDA 工具通过自动化布局布线、智能验证将研发周期从数年缩短至数月。在先进制程领域，EDA 工具对工艺良率与性能提升具有决定性影响，3 纳米以下工艺依赖 GAAFET 结构设计工具，而 EUV 光刻需 OPC 工具优化图形精度，这些均由 EDA 提供核心算法。此外，EDA 工具与晶圆厂工艺设计套件（PDK）深度绑定，例如台积电 5nm PDK 仅适配新思科技等海外巨头的工具，形成 " 工具 - 工艺 - 设计 " 闭环生态。

全球 EDA 行业呈现高度集中的竞争格局，2025 年新思科技（Synopsys）、铿腾电子（Cadence）和西门子 EDA（Siemens EDA，原 Mentor Graphics）三大龙头企业合计占据 74% 的市场份额。这一寡头垄断格局的形成主要源于国际厂商长期的技术沉淀与持续的并购整合。值得关注的是，国际巨头通过高频并购不仅快速扩充技术版图，更构建了坚实的专利壁垒—— 2025 年 3 月英国监管机构批准新思科技 350 亿美元收购安斯科技的交易，创下 EDA 行业并购规模新高。这种 " 技术 + 资本 " 的双轮驱动模式，使得国内 EDA 企业即便在细分领域实现技术突破，仍难以撼动三巨头在全流程设计解决方案中的主导地位。

中国 EDA 市场存在显著的进口依赖问题，其中 5nm 以下的先进制程海外产品市场渗透率高达 90%，高端芯片设计工具几乎完全依赖进口。国内 EDA 工具国产替代率低不仅仅是技术问题，生态链的协同也是重要的原因。其中，台积电、三星等代工厂优先支持美系 EDA，国产工具需与中芯国际等本土 Foundry 深度绑定才能进入供应链。

EDA 工具的研发是半导体产业链的核心环节，其难点不仅体现在技术上，也表现在生态上。EDA 工具中的布局布线算法需处理数亿甚至百亿级晶体管的连接优化，行业龙头 Cadence 的 PVS 工具仅研发就超十年，难度可见一斑。3nm 以下的 GAAFET 工艺需考虑量子隧穿、热效应等复杂物理现象，国产工具在多物理场仿真仍需突破。异构集成技术演进推动 EDA 工具向 3D IC 设计能力升级，给 EDA 工具带来了新的兼容性要求。此外，EDA 与代工厂 PDK 的兼容性、软件易用性也是长期挑战。

02 中国 EDA 工具发展现状

国产 EDA 工具行业正处于快速发展阶段，市场规模持续扩大，国产化率稳步提升，但与国际巨头相比，在先进制程覆盖、全流程工具完整性和全球市场份额方面仍有显著差距。从下游应用来看，国产 EDA 工具如模拟电路设计、器件仿真等已取得不错的成果，但点工具偏多，无法形成全流程生态。在先进制程布局上，由于技术积累时间较短，和海外龙头相比仍存在一定程度的差距。

从主要公司的研发进度来看，华大九天实现模拟电路设计全流程自主可控，其物理验证工具 Argus 性能超越西门子 EDA 的 Calibre，支持 FinFET 工艺并通过三星认证。概伦电子作为国内器件仿真工具的领军企业，2024 年推出的 NanoSpice 系列仿真器已成功通过三星 3/4nm 工艺认证。在制造端配套技术广立微开发的 WAT 测试方案已达到国际先进水平，在 3D NAND 和先进逻辑制程中展现出优势。此外，面对异构集成发展趋势，芯华章科技计划于 2026 年推出支持 Chiplet 设计的验证平台。在 AI 领域布局上，合见工软的 NL-to-GDSII AI 平台、中科麒芯的 ChipLingoLLM 大模型等可推动设计效率提升 2 倍以上。

EDA 作为芯片设计的起点，也是补齐短板构建全产业链的关键环节，国家给予了较高的政策定位。目前，国家对 EDA 工具的政策扶持是多方位的，目前已形成了 " 顶层设计 + 税收减免 + 地方扶持 + 产业协同 " 的格局。国家十四五规划中明确指出，要重点攻关集成电路设计工具（EDA）；在税收政策上，符合条件的 EDA 企业前两年可免征企业所得税，后三年企业所得税减半；各地方政府也积极响应，出台了一系列政策支持 EDA 工具发展，如上海提出打造国家级 EDA 平台，苏州对符合要求的 EDA 企业，每年可给予不超过 1000 万元补贴；在产业协同上，工信部推动 " 国产 EDA + 国产晶圆厂 " 联合认证，华为、长江存储等头部企业主动采用国产工具，中芯国际迁移国产 EDA 工具链。

除开政策上的激励外，国家亦斥巨资意图打造国家级 EDA 平台。国家大基金二期向华大九天注资 20 亿元，彰显国产 EDA 产业获得国家战略资本的重点扶持。此外，地方耐心资本如绍兴九天盛世基金等专攻 EDA 领域投资，反映地方政府与市场化资本协同效应加速显现。这证明，目前政策引导社会资本投入 EDA 工具的良性环境正在形成，国内 EDA 工具有望迎接更为友好的投融环境。

图表 2：2020-2025E 全球和中国 EDA 工具市场规模预测 （单位：亿美元）

数据来源：公开资料、来觅数据

2020 年以来，虽然我国 EDA 工具已取得了重大技术突破，但国产替代率仍不高。2024 年国内 EDA 市场约为 120 亿元人民币，国内市场替代率不足 15%。分情况来看，目前模拟芯片设计工具国产化率最高，已突破 40%，制造测试类工具国产化率也突破 25%。而数字后端工具仍为国际巨头主导，2024 年国内市场替代率不足 20%，5nm 以下先进制程国产化率甚至低于 5%。总体而言，我国 EDA 工具的国产替代现出结构性发展的特点。

2025 年 5 月，面对海外巨头的 EDA 断供，国内采取了技术攻坚 + 生态重构的双轨策略。技术上，国内 EDA 企业除了加强自主研发外，更加快了并购的脚步，如华大九天收购了芯和半导体，补齐了射频设计工具的短板。在生态重构上，除了国家引导的生态协同外，国内厂商一方面参与 RISC-V 开源生态，推动国产 EDA 工具接口标准化，降低对美系工具的依赖。另一方面则注重对人才的培养，目前 EDA 高端人才缺口超 30000 人，特别是具备硕士及以上学历的复合型人才占比不足 1%，成为制约国产替代进程的关键因素。此外，合见工软于 2025 年 6 月开放 UniVista 仿真器等工具的免费试用，覆盖 200 余家设计企业需求，以应对短期冲击。EDA 企业也需进入高校、研究所等，构建产学研联盟，从高校到产业培育工程师使用习惯。

03 资本动态

自十四五规划中确定 EDA 的顶层设计后，我国 EDA 领域的投融情况有了根本性的好转。2022 年，国内 EDA/IP 这一赛道融资达到高点，融资额超 80 亿人民币，较 2020 年增长超 8 倍。资本市场上，自第一家 EDA 企业概伦电子 2021 年上市后，华大九天等企业又陆续登录资本市场，显示出国家对这一赛道的重视。

然而，长期以来资本的涌入，使得 EDA 公司的数量急剧增长。根据半导体综研的数据，全球目前共有 116 家企业参与 EDA 工具的研发，而国内企业以不到 10% 的市场份额占据了超 50% 的企业数量。这一情况反映了国内竞争的激烈，初创公司多以点工具展开创业，尽管取得了不错的成果，但仍无法整合起来以面对海外龙头的竞争。回顾海外龙头的成长经验，并购才是主旋律，我们认为国内大概率会复制类似的路径，打造国家 EDA 航母平台以应对海外竞争。

下表是我们整理的 2025 年以来 EDA/IP 发生的部分相关投融事件，可以看到赛道投融火热，知名机构与产业资本争相投入 , 今年以来已出现 1 起十亿级融资事件。感兴趣的读者，可以登录 Rime PEVC 平台获取 EDA/IP 赛道全量融资案例、被投项目及深度数据分析。

图表 3：EDA/IP 2025 年以来部分投融事件

数据来源：来觅数据

  近期热文推荐

本文内容基于来觅数据认为可信的公开资料或实地调研资料，我们力求本文内容的客观、公正，但对本文中所载的信息、观点及数据的准确性、可靠性、时效性及完整性不作任何明确或隐含的保证，亦不负相关法律责任。受研究方法和数据获取资源的限制，本报告全部内容仅供参考之用，对任何人的投资、商业决策、法律等操作均不构成任何建议。在任何情况下，对因参考本报告造成的任何影响和后果，来觅数据均不承担任何责任。