快科技 10 月 27 日消息，台积电 SRAM 微缩技术据传在停滞约 8 年后有望迎来突破。

SRAM 通常被用于处理器缓存、片上系统和高性能计算芯片。它的读写速度快、无需周期性刷新，但占用芯片面积较大。

自 2020 年 N5（5 纳米）工艺量产以来，其高密度 6T SRAM 存储单元面积一直停留在约 0.021 平方微米，之后的 N3、N2 节点虽然在逻辑晶体管上持续迭代，存储单元尺寸却几乎原地踏步。

这一局面有望随着 A14 节点的到来被打破：台积电计划在 2028 年量产的 A14 工艺上，将高密度 6T SRAM 位单元面积缩小至 0.017 平方微米以下，降幅超过 19%。

先进处理器的性能提升，已经不只是增加计算核心或提高频率。缓存容量和数据访问效率同样会影响实际表现，尤其是在人工智能推理、高性能计算和大型片上系统中，数据搬运往往会带来明显的延迟与能耗。

如果 SRAM 继续微缩，芯片厂商可以在相同面积中配置更大的缓存，也可以在保持缓存容量的同时缩小芯片尺寸。对于晶圆制造商而言，这还能改善先进节点对高密度缓存和片上存储的支持能力。

SRAM 属于处理器内部使用的高速存储，并不是手机、电脑中的闪存或内存条。A14 带来的变化主要影响片上缓存和 SoC 内部存储，不能直接推导出 DRAM、NAND 等产品也会同步缩小。

此外，SRAM 单元面积下降最终能否完全转化为产品优势，还要看芯片设计、工艺良率、成本和功耗控制。A14 计划在后续阶段进入量产，具体产品中的缓存规模和实际收益，仍取决于芯片厂商的架构选择。