快科技 9 月 29 日消息，据 DIGITIMES 报道，新加坡近日举行 Innovate Together 2026 大会，ASM、ASMPT 及 KLA 等半导体设备大厂围绕先进封装的技术挑战展开深入讨论。

随着 HBM 堆叠层数向 20 层迈进，量测与良率控制正成为先进封装领域最严峻的考验。

HBM 堆叠层数的提升带来了指数级增长的工艺难度。据行业估算，若单颗 DRAM 裸片良率为 95%，12 层堆叠的理论良率仅约 54%，20 层堆叠的良率将降至约 36%。任何一层、任何一组连接出现问题，都可能导致整颗昂贵芯片报废。

混合键合被视为实现 20 层以上堆叠的关键技术。该技术通过铜 - 铜直接键合替代传统微凸点，可显著提升互连密度与散热性能。但混合键合对表面平整度、洁净度和对准精度的要求极高，当前良率仍徘徊在 10% 左右，距离商业化所需的 60% 门槛差距巨大。

此外，量测与检测环节面临前所未有的挑战。传统面向平面 DRAM 晶圆的量测工具无法准确评估堆叠裸片间的对准参数，如芯片偏移和倾斜。随着微凸点节距缩小至 40 微米以下，微凸点尺寸仅 20 至 25 微米，几乎无法进行直接探针测试。

行业正从材料、工艺与设备三端同步攻关。混合键合需要原子级平整表面，量测要向亚微米级对准精度演进，任何环节的良率波动都会直接传导到最终成本，也将决定下一代 HBM 能否如期落地。