星途科讯 7小时前
Arm披露AGI数据中心CPU:最高136核,预计2026年底出货
index_new5.html
../../../zaker_core/zaker_tpl_static/wap/tpl_keji1.html

 

据媒体报道,Arm 在 Hot Chips 2026 大会上详细披露了其即将推出的 AGI 数据中心 CPU 架构细节。官方确认该处理器正按计划推进,预计将于 2026 年底启动商业出货。

核心规格与封装设计

Arm AGI 采用双芯片封装(Dual-chiplet)设计,基于台积电 N3P 工艺制造。每个物理芯片包含 70 个 Neoverse V3 核心,但完整产品最高可启用 136 个核心,其余核心作为冗余以提升生产良率。用户可根据需求选择 64、128 或 136 核心的配置。

这些核心运行频率介于 2.80 GHz 至 3.70 GHz 之间,具备 10 宽前端解码与分发、8 宽退休以及超过 384 项的乱序执行窗口。每个 CSS V3 芯片集成 500 亿个晶体管,配备两个 128 位向量引擎、每核 2MB L2 缓存,以及最高 272MB 的系统级缓存。该 CPU 的热设计功耗(TDP)定为 300W。

非传统架构:追求极致低延迟

与 AMD、Intel 和 Nvidia 采用的分离计算与 I/O 的多芯片异构设计不同,Arm 选择了高度集成的 SoC 方案,将计算单元和 I/O 集成在同一裸片上。这一设计旨在结合极高的内存带宽与低于 100 纳秒的 DRAM 延迟。由于内存流量无需跨芯片传输至内存控制器,Arm 显著降低了延迟,从而优化单线程和代理式 AI 等对延迟敏感的工作负载性能。

芯片内部通过 8x9 CMN-S3 低延迟互连网格连接 CPU 核心、内存、I/O 和加速器。该系统包含 128MB 分布式系统级缓存及嗅探过滤功能。值得注意的是,Arm 将一致性系统扩展到了芯片和插槽之外,这种设计理念更接近 Intel 的分布式 Xeon 2D 网格,而非 AMD EPYC 架构,表明其优化重点在于内存局部性、带宽和延迟,而非单纯的计算密度或模块化。

强大的内存子系统

针对 AI 服务器和代理式 AI 系统,AGI 构建了强大的相干 NUMA 内存子系统。每个芯片支持六个通道 DDR5-8800 内存,单插槽容量最高可达 6TB,理论总带宽达 844.8 GB/s。芯片间通过 16x16 UCIe 宏连接,以 32 GT/s 速率运行,聚合带宽达 2TB/s。若核心需访问另一芯片内存,请求可通过相干 Die-to-Die 连接跨芯片传输,但会产生一定延迟成本。

AGI 的 DDR5 控制器支持全乱序命令调度、银行并行优化的地址映射及可编程页面策略,以提升 DRAM 利用率。此外,通过内存分区和监控(MPAM)、基于 QoS 的流量优先级及拥塞反馈机制,系统能有效管理资源竞争。可靠性方面,AGI 具备 Chipkill 级别的单 DRAM 设备故障纠正、内存清洗、行锤缓解及 RAS 错误日志记录等功能。

I/O 接口方面,AGI 提供 96 条 PCIe 6.0 通道(支持 CXL 3.0 用于内存扩展)、四条 PCIe 4.0 通道以及 I3C、I2C 和 SPI 接口。

性能数据尚不明确

尽管 Arm 分享了详尽的技术细节,但 AGI CPU 的具体性能数据仍未公开。官方尚未发布 SPEC CPU2017、SPECrate 等传统基准测试结果,也未提供与当前 AMD EPYC 或 Intel Xeon 处理器在实际服务器工作负载中的直接对比数据。

Arm 仅提出 " 与最新 x86 平台相比,机架级性能提升 2 倍 " 的主张。这一评估方式较为非常规,可能效仿 Nvidia 侧重于专为机架设计的 CPU 整体表现,而非单一处理器性能。在缺乏详细基准测试的情况下,其实际性能表现仍有待验证。

【星途科讯 图文丨略略 首发于 ZAKER 科技,转载请注明出处】

宙世代

宙世代

ZAKER旗下Web3.0元宇宙平台

一起剪

一起剪

ZAKER旗下免费视频剪辑工具

相关标签

arm 芯片 ai 数据中心 amd
相关文章
评论
没有更多评论了
取消

登录后才可以发布评论哦

打开小程序可以发布评论哦

12 我来说两句…
打开 ZAKER 参与讨论