AMD 正式发布第六代 EPYC 9006"Venice" 系列处理器。作为业界首款采用 2 纳米级制程节点的 x86 服务器 CPU，该系列最高提供 256 个核心和 512 个线程，加速频率突破 5GHz 大关，旨在巩固 AMD 在 AI 数据中心 CPU 市场的领先地位。

此次发布正值 AMD 在市场竞争中迫使英特尔处于守势，但同时面临英伟达 Vera CPU 的挑战。英伟达将 Vera 定位为比传统 x86 架构更高效、快速的替代方案。为此，AMD 推出了包括 EPYC 9006 在内的多款产品，并采取分阶段发布策略：强大的 256 核心 CPU 计划于 2026 年第四季度推出，整个产品线预计将在 2027 年全面向市场开放。

架构与性能大幅跃升

Venice 架构基于台积电 N2 工艺制造，这是代工厂首次将 FinFET 转向环绕栅极（GAA）纳米片晶体管技术。AMD 表示，该系列是行业内首批在该节点实现量产的高性能计算产品。

旗舰型号 EPYC 9996 拥有 256 个核心和 512 个线程，采用全新的 SP7 插槽，支持 PCIe 6.0 标准及 16 通道 DDR5 内存。其内存配置较上一代翻倍，支持 DDR5-8000 或 MRDIMM（速率达 12,800 MT/s），每个插槽的数据吞吐量约为 1.6 TB/s。

针对高性能计算（HPC）和数据密集型负载，AMD 还推出了 9006X 系列，预计于 2027 年下半年上市。该系列以更大的每核 L3 缓存替换了部分核心，以提升缓存敏感型工作负载的性能表现。

应对三层智能体架构需求

AMD 计算和企业 AI 部门高级副总裁兼总经理 Dan McNamara 表示，第六代 EPYC 为现代数据中心的各个层面提供了经过优化的计算能力，从为 GPU 提供数据的机架级基础设施，到支撑关键业务应用的服务。

AMD 认为，数据中心正演变为包含智能体沙箱执行、AI 主机节点和通用服务器的三层架构。EPYC 9006 系列不仅支撑着 AMD 旨在挑战英伟达 Vera Rubin NVL72 的机架级 Helios 系统，还提供了使用 LPDDR 内存的 EPYC 9006 LP 版本及主流的 9006 SP8 版本，以覆盖 AI 数据中心 CPU 市场的所有细分领域。

【星途科讯 图文丨 Patrick 首发于 ZAKER 科技，转载请注明出处】