华为 " 韬定律 " V2 版，发布了。

比起 5 月份偏理论框架的初版，这次直接补上了量产实测数据、工程选型逻辑和产品路线图。

不得不说，" 韬定律 " 一有新消息，总是能引发广大讨论。归根结底，其实是因为半导体行业发展这么多年，有件事全行业早就心照不宣了。

那就是：摩尔定律只剩半口气了。

至于横空出世的 " 韬定律 "，到底是换个名字的 3D 堆叠噱头，还是真能给后摩尔时代趟出一条新路？咱不妨品品这论文大作的解法。

咱们先把大背景讲透，不然根本看不懂韬定律的价值。

1965 年摩尔提出的那套规律，核心是 " 几何缩放 "。

简单理解就是：只要晶体管越做越小，同样面积塞得更多，性能涨、功耗降，单位成本就会越来越便宜。

这套规则跑了五十年，成了整个半导体行业的 " 契约 "。所有人按制程节点迭代，设计、制造、设备厂商全围着 " 缩小尺寸 " 转。

但，这套体系现在两头崩了。

一头是物理极限。到 7nm 之后，靠缩小尺寸换的性能增益一代比一代少，没法逆转收益递减的趋势。

另一头是经济账算不通了。2nm 节点单颗芯片的设计成本破 10 亿美元，EUV 光刻机的折旧直接把晶圆成本拉满，单位晶体管的价格不仅没降，反而往上走。

先进制程彻底成了巨头的烧钱游戏，中小公司连入场券都买不起。

说白了，不是大家不想挤摩尔的牙膏了，是这管牙膏真的挤不动了。全行业都在找下一个解题思路，不比尺寸的话，我们到底该比什么？

" 韬定律 " 给出的答案很直接：比时间。

很多人把 τ 缩放翻译成 " 时间缩微理论 "，听着玄乎，其实逻辑特别朴素，别盯着晶体管的面积卷了，整个系统从输入到做出响应的总时间 τ，才是衡量进步的核心指标。

这个 τ 不是单一数值，是分层叠加的。

从晶体管开关的皮秒级，到电路走线的纳秒级，再到芯片交互的微秒级，最后到数据中心任务调度的秒级，横跨十二个数量级。哪一层拖了后腿，就优化哪一层，最终目标就是把总延迟压到最短。

打个最通俗的比方。

摩尔定律的思路是开超市，把货架，也就是晶体管，做小、摆密，同样面积塞更多货架，那货架多了效率自然就高；

韬定律的思路是优化整个超市的动线，从进门、拿货、结账到出门，全程压缩时间。

货架可以不缩小，但可以叠成两层（3D 堆叠），可以把结账台移到顾客跟前（3D 折叠），可以把仓库和货架打通（统一总线），最终让顾客买完东西的总时间最短。

你品品，这根本不是同维度的竞争。

摩尔定律只优化了 " 器件密度 " 这一个点，韬定律直接把优化目标拉到了从晶体管到数据中心的全链条上。

这意味着啥呢？

以前工艺工程师、电路设计师、系统架构师各干各的，各自有各自的 KPI，最后系统延迟多少，往往是凑出来的。现在全链条都盯着同一个 τ 指标，每一层的优化都能落到最终体验上，不会出现 " 单点很强、整体拉胯 " 的情况。

很多人说 " 这不就是 3D 堆叠 + 高速互联吗，早就有了 "。

这就是理论和工程思维差异了。

别家是先有技术再找理由，华为是先有统一的理论标尺，再用技术去落地。τ 缩放是一套方法论，小到晶体管开关，大到万卡集群，都能用同一套逻辑去优化。

技术可以改，标准的建立，才是真的定规则。

V2 版论文也没玩虚的，直接甩了两个验证案例，手机端和 AI 数据中心各一套。

手机 SoC 很考验单芯片能力的场景，没法靠多芯片凑，全靠一颗芯片扛性能，LogicFolding（逻辑折叠）就是针对这个场景的解法。

思路是把数字、模拟、存储电路拆开，分到两层垂直堆叠的晶圆上，用超精细混合键合连起来。

设计空间从离散变成了连续，能按逻辑单元精细分配电路，实现全局最优布线。

对应到实测数据上，和同工艺的前代华为芯片比，晶体管密度从 155MTr/mm ² 干到 238MTr/mm ²，涨幅超 50%。

放到 AI 集群场景，优化重点就从单芯片算力，变成了芯片间、机柜间的数据传输延迟，毕竟八成能耗都花在搬数据上，把这块时间压下来，比单纯堆算力划算多了。

论文里一口气打出三套组合拳。

第一套是 Unified Bus（统一总线）。传统集群要过 PCIe、NVLink、以太网好几层协议，每次转换都加延迟，跨节点访问动辄几十微秒。

统一总线直接把协议栈打穿，全链路内存语义直连，硬件做缓存一致性，延迟直接压到 100 纳秒左右，相当于快了 500 倍。

第二套是 Hi-ONE 光互联引擎。铜线带宽一般冲到 Tb 级就到顶了，而且传输距离有限。

Hi-ONE 把光模块做到封装旁边，单模块 8Tb/s 带宽，传输距离从 1 米拉到 100 米，而且用轻量模拟均衡换功耗，靠协议层容错补误码，典型的跨层权衡思路。

第三套是 3D Folding（3D 折叠）。专门把内存、供电、光模块从芯片边缘挪到芯片表面，这样带宽、供电就能跟着算力一起平方增长，不会再被边缘周长卡死。

三件套叠在一起，目标很明确。

让成百上千颗芯片组成的集群，跑起来像一颗芯片一样顺畅。论文里给的预计目标是到 2035 年，硬件集成度再涨 100 倍。

靠的不是制程缩小，是全链路 τ 压缩。

聊到这你应该能明白，韬定律的价值，从来不是又出了个 " 黑科技 "。

它真正的冲击力，是给后摩尔时代的半导体产业，提供了一套完整的、可落地的新评价体系。

过去，我们习惯了用 " 几纳米 " 去评判一块芯片的好坏，仿佛数字越小就越厉害。摩尔定律像一条无形的鞭子，赶着全行业往更小的尺寸上冲，哪怕路已经越走越窄。

韬定律的出现，最大的意义不是又多了个厉害的技术，而是告诉所有人：路不是只有一条。

当几何缩放的红利吃尽，当先进制程成了少数玩家的游戏，换一个思路、换一个优化目标，反而能打开更宽的局面。

当然，现在就说 " 韬定律 " 取代 " 摩尔定律 " 还为时尚早，它还很年轻，有很多问题要解决，有很长的生态路要走。但至少它证明了一件事：即便摩尔的时代落幕了，但芯片进步的脚步不会停。

最后提一下，首款基于 " 韬定律 " 的芯片大概率会被用于华为手机的 Mate 90 系列，预计 9 月推出市场，这将是验证新一代麒麟芯片性能表现的重要节点，大家可以期待下。

撰稿：SC