" 将我们与英特尔的关系提升为更深入的合作关系，对两家公司而言都是一个重要的里程碑。" 美国当地时间 6 月 8 日，Cadence 总裁兼首席执行官 Anirudh Devgan 在沟通中这样定位此次合作。当天，Cadence 宣布扩大与英特尔代工的业务协同，双方将围绕 Intel 14A 制程，启动设计技术协同优化（DTCO），同时把目光投向高性能计算（HPC）和移动端低功耗设计。

这项合作的核心落脚在优化工具、流程与方法论，指向业界领先的 PPA ——即性能、功耗与面积的平衡。根据披露的计划，两边的团队会紧密配合，优化 Intel 14A 工艺，最终交付可投入量产的工艺设计套件（PDK）。这意味着基于 Intel 14A 的芯片开发者，有望获得更成熟的支撑环境。

值得注意的是，Cadence 将把自身的代理式 AI 流程和核心产品融入此次协作。此举意在加快产品从设计到上市的周期，并压低设计风险。对于急于在先进节点上抢跑的项目来说，缩短验证时间、减少迭代成本，正是这类 DTCO 合作最直接的商业价值。

Devgan 强调，合作将充分发挥双方优势，帮助客户实现性能、功耗与能效的新突破，并推动下一代产品的加速落地。从措辞中可以读出，这次联手不仅仅是工具层面的对接，更像是彼此技术路线的深度绑定—— Cadence 在设计端为英特尔代工的先进工艺铺路，而英特尔代工的制程能力则反过来为 Cadence 的工具链提供了量产验证的载体。

从 14A 切入 DTCO，也透露出英特尔代工对前沿节点的推进节奏。在 HPC 和移动端这两个对 PPA 极为敏感的市场上，更早启动协同优化，意味着芯片设计公司能够更快获得可预测的功耗表现与性能收益。对于观望英特尔代工生态的潜在客户，这一纸合作或许能带来更多信心。