又到了一年高考季，各大平台又开始吹 " 芯片是国家战略，学集成电路就是端着金饭碗 "。张雪峰们在直播间里扯着嗓子喊 " 今年最推荐的专业，集成电路排前三 "。

我刷着这些视频，不知道该笑还是该叹气。

因为我自己，就是这条 " 芯 " 路上爬出来的。

我是湖北黄冈人，老家在大别山脚下一个很普通的小县城。家里往上数三代，跟 " 芯片 " 两个字唯一的交集，大概是我十岁那年拆坏了我爸花半个月工资买的翻盖手机，挨了一顿打。高考那年我考得还算争气，总分够得着好几个省外 211 的中等专业。填志愿前那个夏天，我爸专门跑去找我一个在深圳打工的表哥取经。表哥在电话里扯着嗓门说：" 报芯片！现在华为被美国卡脖子，全国到处都在砸钱搞集成电路。读这个将来绝对不愁饭吃！"

我当时打开报考指南，翻到 " 武汉理工大学集成电路设计与集成系统专业 " 那一页。武理工是 211，马房山上，建材建工交通三大行业的老黄埔。集成电路这个专业则是 2021 年新开的，头一回招生，网上查不到什么学长学姐的就业情况，只有学院官网上一排烫金的实验室名头——光纤传感技术与网络国家工程研究中心、宽带无线通信与传感器网络湖北省重点实验室，还与华为终端、新思科技、长江存储、华大九天等企业建立了联合实验实践平台。看起来名头挺唬人，但心里还是没底。

于是 2021 年 9 月，我拖着行李箱走进了武汉理工大学马房山校区。集成电路设计与集成系统专业。我们是 2021 年入学，2026 年毕业，到今年刚好满 1 年。

我们这一届，是武理工集成电路专业的第一届独立招收本科生。对，就是那个被写进学校新闻稿的 " 首届 "。

入校后发现整个信息工程学院，电子信息大类统一按大类招生。大一全在电子信息类里面泡着，大二再分流。我们那届集成电路方向分了三十五个人出来单独成班，女生只有三个，剩下的全是和尚。上课的教室在南湖，宿舍在马房山，晚上做实验又得去鉴湖那边的电子工艺实训中心。东院西院校区之间来回跑，一个学期下来微信步数天天破一万五。

马房山这边的宿舍说实话谈不上好，老楼，有些房间是六人间上下铺，公共卫生间。跟新建校区那种上床下桌带独卫的条件没法比。但住久了也就习惯了。武汉的夏天热到怀疑人生，冬天又湿冷入骨，宿舍里没暖气，全靠空调续命。最怕的是期末考试月，外面零下几度从自习室裹着羽绒服往回走，推开宿舍门一股泡面和脚臭混合的味道扑面而来。

但真正让人喘不过气的，从来不是宿舍条件，是课程。

这个专业属于国家为应对 " 卡脖子 " 领域而设立的 " 交叉学科 " 门类下一级学科 " 集成电路科学与工程 "，与信息与通信工程、电子科学与技术、计算机科学等多个学科深度交叉融合。核心课程包括模拟电子技术基础、数字电子技术基础、固态电子学、半导体器件物理、数字集成电路基础、CMOS 模拟集成电路设计实验。除了这些，还得学 C/C++ 语言、Verilog、硬件描述语言、FPGA 原理与程序设计、IC 物理设计基础，以及凸优化和集成电路软硬件协同仿真。光看这些课名还没开始上课头已经大了。关键它跟纯学计算机不一样，你既要会写代码，还得懂底下那个晶体管的物理原理——电子怎么在半导体里运动，掺杂浓度怎么影响阈值电压，沟道长度调制效应是怎么回事。每一门课翻开教材都能当砖头用。

教我们《半导体器件物理》的是一位副研究员，第一堂课他在黑板上画了个 MOS 管的剖面图，讲了整整两节课没喝一口水。讲完擦了擦手上的粉笔灰说了段话让我记到现在：" 你们现在觉得这东西是天书。但以后进了这个行业，这颗指甲盖大小的东西里面塞着一百多亿个晶体管，你们画错一根线，流片回来就是几十万的损失。别人写代码出 bug 还能打个补丁，你芯片出 bug 就只能推倒重来。"

大二下学期期末，我们班三十来号人连着好几周没怎么合眼。CMOS 模拟集成电路设计实验那门课要完成一个两级运放的设计——从手工计算直流工作点、确定宽长比开始，到用 EDA 工具画原理图、跑仿真、做版图，一整套流程走下来少说要几十个小时。那段时间 EDA 实验室的机器几乎二十四小时没关过，深夜三点多还有人在群里问 " 谁把 PDK 的库路径改了，我的 virtuoso 打不开了 "。

学院在集成电路方向确实舍得砸资源，专业教师队伍里拥有国家 " 万人计划 " 专家 1 人、国家教学名师 1 人，副教授以上高级职称教师 15 人。设有教育部计算机与信息技术实验教学示范中心，与华为、新思科技、华大九天等企业建有联合实验实践平台，我们这届学生的 EDA 工具操作环境在整个武汉地区都算比较领先的。学院还经常组织学生参加全国大学生集成电路创新创业大赛等学科竞赛，每年都有一批学生在各类省级、国家级集成电路比赛中拿奖。

但就算平台再好，路还是要靠自己走。

刚入学时班上三十来号人坐得满满当当，到了大二下学期有几个同学转走了，有的去计算机学院，有的去学金融。剩下的人也在各自盘算：到底是继续读研深造，还是本科毕业就去企业？搞模拟还是搞数字？往设计前端走还是往工艺后端走？这些问题从大二开始就挂在每个人的脑子里，迟迟没有答案。

我们宿舍四个人，学的同一个集成电路专业，如今毕业 1 年，过的却是完全不同的四种人生。

室友 A 是湖北荆州人，普通农村家庭，父母都在家务农。他是我们宿舍对芯片最痴狂的一个。大二刚学完数字电路，他就在宿舍里自己搭了个 FPGA 开发板，跑到学院开放实验室对着屏幕写 Verilog，写到夜里一两点。周末我们窝在寝室打游戏刷手机，他一个人跑去东院图书馆啃国外专著。大三暑假期间学院推荐他去武汉光谷一家芯片设计公司实习，做数字前端。每天骑共享单车上下班，晚上回来晒得跟黑炭似的，眼睛却亮得吓人。

但实习结束后他沉默了好几天。他说那家公司做的是 MCU 芯片，他负责写一个 SPI 接口的 RTL 代码，以为自己学得很扎实，结果被带教师傅从头改到尾，批注比原稿还长。大四校招他投了长江存储、华为海思和几家国产 EDA 公司。最后经过几轮笔试面试签了长江存储，做 3D NAND Flash 芯片的数字电路设计。长江存储这几年来一直是国内存储器芯片的龙头企业，武汉光谷生产基地近年来在持续扩产。

现在毕业 1 年了，他还在这家公司试用期。据说见习期月薪到手六千多，转正定岗后基础起薪在行业里算中等偏上，一年大概十二三万左右。代价是加班。最近他在群里发了张晚上七八点办公室的照片，工位上一排显示器亮着波形图，配了一句话：" 刚过的这一阵，我写了被毙、毙了再写的代码比大学四年加起来都多。" 但他说他不后悔。" 你看国产 3D NAND 现在能做到多少层了？将来要是我参与过的某颗芯片能在长江存储的产线上量产，去手机店随便拿起一台手机里头有一颗芯是我们做的，那比什么年终奖都爽。"

室友 B 是湖北襄阳人，普通工薪家庭，父亲在襄阳一家国企上班，母亲在社区医院做护士。他是我们宿舍最踏实的一个，大二就开始认真研究行业趋势。他发现纯设计前端卷得太厉害，西电成电一大堆硕士博士在抢那有限的设计岗。而他不想考研，也清楚自己的成绩在班里中上但不算拔尖，去挤设计岗大概率挤不过读研的那批人。于是他主动把重心偏向了半导体工艺和制造方向。

大三实习他跑去了苏州一家做化合物半导体的晶圆厂。大四校招他签了上海华虹，先进工艺制程线上的工艺工程师。那家公司是国产特色工艺代工的重要力量。面试官问他能不能适应无尘服和倒班，他说自己小时候在乡下跟爷爷奶奶干活，不怕辛苦。现在一年了，他还在上海华虹。日常就是在洁净室里盯着各种参数和制程，良率出波动马上分析是哪道工序的问题。他说见习期月薪到手大概六千多，转正定岗后加上加班费年底综合下来大概十一二万出头。

代价是乏。每天穿着无尘服在产线上，偶尔倒班生物钟彻底乱掉。但他看得很开。" 芯片这行分得很细，写代码做设计，或者下产线做工艺，总要有人去做。我现在就是制程上一个拧螺丝的，但螺丝拧不好良率就掉。良率掉百分之一，老板脸黑得跟锅底似的。踏实干活，总能有口饭吃。"

室友 C 是安徽芜湖人，家境不错，父亲在芜湖开了个小型汽车零部件厂。他是班里最早 " 背叛 " 这个专业的人。大二刚学完《半导体器件物理》，他回宿舍把书往桌上一扔，说我对这玩意儿没兴趣。但他不是摆烂。他脑子好使，能说会道。大三开始他就不怎么待在实验室了，跑去参加各种商业比赛，还辅修了一些商业分析相关的网课。大四校招我们都在投长存、海思、新思、华大九天这些芯片企业，他一个人投了合肥一家做半导体设备零部件的贸易公司，岗位是技术型销售。

面试那天面试官问他，你学集成电路的跑来卖零件？他说你让我设计芯片我干不过那些学霸，但让我给别人讲清楚这个零件用在刻蚀机哪个环节、有什么技术规格，跟学市场营销的比没人讲得过我。现在毕业 1 年了，他在长三角一带跑业务，对接晶圆厂的设备采购部门和供应链。试用期底薪不高，但加上销售提成，好的月份月入七八千甚至过万，差的月份吃底薪。代价是不确定性高，单子签不下来压力特别大，陪客户喝酒喝到胃疼。但他不后悔。" 我选这条路的时候就想过。每个人都是做选择，为自己的选择兜底。"

最后一个是我。在宿舍我属于最不上不下的那种。成绩中等，不算出彩。动手能力还行，EDA 工具也会用，但芯片设计前端总怀疑自己的电路能不能通过验证。大四也参加了学校组织的校招宣讲，看了长江存储的一些岗位但没拿到面试机会，考研考本校总分差了小段距离。

最后签了深圳一家做嵌入式系统的公司，主要工作是写底层驱动和配合硬件工程师做系统联调。工资到手大概六七千。公司不大，几十号人挤在宝安一个工业园区里。刚去那阵住在城中村握手楼，窗户对着另一栋楼的墙壁，白天也要开灯。

今年年初公司接了个新项目，做一个智能工厂的数据采集系统。我用 Verilog 写了一段传感器的数据采集逻辑，仿真波形跑出来是对的。上板实测那天调了一个小时，绿灯亮了。主管站在我身后看了一会儿，说了句：" 你这 IC 的底子还行。"

那一刻我突然有点想哭。原来大学四年天天骂的那些课，没有一门是白学的。

毕业 1 年了。回头看我们四个人，一个在长江存储的设计岗追着光刻跑的 3D NAND，一个在上海华虹的生产线上死磕，一个跑来跑去卖半导体设备，一个窝在深圳一个小公司写底层驱动。学了同一个新专业，出路完全不同。

回过头来看，武汉理工大学集成电路设计与集成系统这个专业，真的不算坑。它的平台实实在在：依托国家光纤传感技术与网络工程研究中心、宽带无线通信与传感器网络湖北省重点实验室等多个省部级平台，专业以电子类 " 金课 " 为抓手打造 " 集成电路设计 "" 计算机技术 "" 电子设计自动化 " 三个专业课程群，EDA 特色方向突出。学校与华大九天等国内一流 EDA 企业建立了联合实验室，确保学生在大三大四有机会接触 EDA 主流工具并上手做项目。2025 年学校总体就业率稳稳保持在较高水平，超过一大半毕业生进入世界 500 强或战略性新兴产业就业，从武理工出来的工科生在华中区和珠三角制造圈就业几乎不存在过大的门槛。

但这个专业有几个非常现实的问题是不能当没看见的。

第一，课程又硬又杂。它本质上是电子、物理、计算机三个学科的深度交叉，你既要搞清半导体物理里的电子迁移率方程，又要用 Verilog 或 VHDL 写设计代码，还得会操作 EDA 工具做版图。任何一个方向掉队，后面全部连锁反应。大二半导体物理和模电数电阶段，是挂科高发期。

第二，行业薪资不像营销号吹的那么夸张。北上深高端岗位溢价确实明显，数字前端和算法的头部岗位薪酬较高，但武汉等新一线和国内其他大部分地区，芯片设计岗本科起步薪资大多在中等偏上，一年全包下来约十一二万，工艺工程师可能还要低一些。不是每个人都有机会去深圳上海挤核心设计岗，更不是一毕业就能拿到年薪三四十万。

第三，学历内卷非常严重。芯片设计岗是典型的硕博优先岗，华科大武理工西电成电每年很多硕士博士生也在投同一个位置。本科生如果家里条件允许、自己也愿意读，建议再读一个硕士；如果条件不支持，本科毕业直接就业大概率去的是制造、封测、设备或中小设计公司的后端岗。

第四，这个专业在武理工是 2022 年才新设的，校友网络和行业口碑还在爬坡期，不像材料船舶那样校友遍地。在行业内竞争时，品牌溢价暂时还比不上西电成电那种老牌微电子院校。

所以如果现在有个高考生问我要不要报武理工集成电路，我会先让你问自己几个问题。你是不是真的对芯片底层原理和设计有兴趣？你能不能扛得住连续几周在 EDA 实验室写 Verilog 做仿真？你能不能接受可能毕业后先去产线或测试岗、从不太体面的位置慢慢往上走？如果答案有一丁点犹豫，你就多想想。但如果答案是确定的，那你来吧。武理工这个平台够用了，它能把行业大门打开。至于门里面的路怎么走，终究是你自己的事。

好多年没回马房山了。毕业后大家各奔东西，群里偶尔冒个泡。去年年底室友 A 在群里发了张长江存储外面光谷那个大转盘夜景的照片，说今晚终于不用加班，站在天桥上吹了会儿风。室友 B 回了一张自己穿着无尘服只露出两只眼睛的自拍，说净化服穿一天，脸上勒出印子。室友 C 拍了一张上海去合肥的高铁车窗外一闪而过的油菜花。我这边深圳还热着，坐在出租屋里对着风扇屏幕划了几下，最后只发了两个字：活着。

窗外是深圳城中村永远晾不干的衣服和楼下大排档的烟火气。大学生活好像已经很远很远了。

# 金榜同行时 #