快科技 5 月 25 日消息，今天在电气电子工程师学会 IEEE 主办的 2026 国际电路与系统研讨会 ISCAS 现场，华为公司董事、半导体业务部总裁何庭波发表了题为半导体新路径探索与实践的主旨演讲，正式对外发布了指导全球半导体产业长期发展的全新核心原则韬 τ 定律。

根据本次公开的演讲内容，韬 τ 定律的核心思路是用时间 τ 缩微替代沿用数十年的几何缩微，。

作为半导体与电子系统未来演进的全新指导原则，依托逻辑折叠等一系列自主创新技术，持续压缩芯片内部的信号传播时延，不断抬升晶体管的实际等效密度，最终实现半导体与电子系统的可持续迭代升级。

华为同步发布的逻辑折叠 LogicFolding 等核心技术，搭建起了贯穿基础器件、底层电路、芯片设计到终端全场景系统的多层级协同优化体系，整套体系以系统性降低时间常数 τ 为核心目标，能够同步驱动芯片全链路的性能表现、能效比、晶体管密度实现稳步提升。

何庭波在演讲中，详细拆解了华为过去几年把韬 τ 定律落地到智能手机和 AI 计算两大核心领域的完整实践路径。过去六年的技术迭代过程中，基于韬 τ 定律的技术框架，华为已经成功完成设计并量产了 381 款不同定位的芯片产品，落地场景广泛覆盖千行百业的各类算力需求。

其中将于 2026 年秋季正式和消费者见面的全新麒麟手机芯片，是行业内首款率先完整采用逻辑折叠技术的量产旗舰芯片。按照当前的技术迭代速度测算，到 2031 年，基于韬 τ 定律开发的高端芯片，实际等效晶体管密度就能达到当前 1.4 纳米制程芯片的同等水平。

通俗来说，过去几十年半导体行业一直遵循摩尔定律迭代，核心路径就是靠不断缩小晶体管的几何尺寸也就是几何缩微来抬升性能，发展到今天，传统路径已经逼近物理极限，研发和生产成本都出现了暴涨，整个行业的迭代速度肉眼可见放缓。

华为这套逻辑折叠技术，核心就是用时间缩微彻底替代几何缩微的传统思路，把芯片从过去的单层平面结构升级为双层堆叠结构，相当于把过去的平房直接改造成多层楼房，用短距离垂直互连替代过去长距离的平面走线。

说白了华为这套全新技术路线，再也不用死磕极致的先进制程，靠着双层堆叠加垂直互连的架构创新，就能大幅提升芯片的等效晶体管密度，用当下成熟的工艺节点，就能实现芯片性能的跨越式飞跃。

华为发布全新半导体底层指导规则的消息，直接彻底引爆了整个中国芯片产业链的二级市场行情，上下游相关企业的股价全线冲高。

截至本次发稿时，华虹公司、华大九天直接收获 20 厘米涨停，中芯国际涨幅超过 16%（总市值突破 1.22 万亿元），股价创下历史新高，盛美上海、甬矽电子、拓荆科技、概伦电子等多家芯片上下游核心企业的股价涨幅，也全都超过了 10%。