驱动之家 01-10
台积电:2nm是12年来首次升级晶体管架构 未来将探索2D、1D材料
index_new5.html
../../../zaker_core/zaker_tpl_static/wap/tpl_keji1.html

 

快科技 1 月 10 日消息,台积电去年底悄然宣布 2nm 工艺已经如期量产,这代工艺将会是今年的重点,AMD 的 EPYC Venice 处理器会首发。

接下来苹果 iPhone 18 的 A20、高通的骁龙 8E6 Pro、联发科的天玑 9600 等下代芯片也会是 2nm 工艺,为此台积电一年内就会把 2nm 产能从 3.5 万片晶圆 / 月提升到 14 万片晶圆 / 月,成为营收的主力来源之一。

2nm 工艺在台积电的工艺研发史上也会是非常重要的一代,台积电日前在采访中提到这是公司历史上第二次采用全新的晶体管架构,升级到了 GAA 晶体管架构。

台积电上一次换晶体管架构还是 2014 年推出 16nm 工艺,当时首次从平面晶体管升级到了 FinFET 这种 3D 晶体管。

说到这里,难免要感慨一件事——十几年前 Intel 自信自己的工艺领先友商三年半,这话不是吹牛,他们在 2011 年就开始量产 22nm 3D 晶体管工艺,22 年的 IVB 处理器上正式首发,彼时台积电、三星还在量产 28nm 工艺,技术差距比现在台积电对 Intel 的优势还要大。

如今时代变了,台积电在先进工艺上反而是最稳妥但最快速量产的,2nm 工艺只上了 GAA 晶体管,接下来的 1.6nm 工艺 A16 则会再上背面供电技术,进一步提升密度和性能,尤其适合 HPC 高性能计算产品。

A16 之后还有 1.4nm 级别的 A14 工艺,也会继续改进 GAA 及背面供电技术。

再往后就要到 1nm 节点了,目前还没有哪家厂商敢说搞定 1nm 及以下工艺的量产,还在研发阶段,晶体管结构可能会再次升级到 CFET 晶体管,进一步提高微缩水平。

同时半导体材料也会持续进化,台积电已经在探索 2D 材料甚至 1D 材料,有望进一步解决晶体管尺寸缩小的问题。

不过台积电这些技术还是在探索阶段,并没有进入真正的研发阶段,所以未来不确定性极强,现在猜测 1nm 及以下工艺量产时间及性能都太早了。

宙世代

宙世代

ZAKER旗下Web3.0元宇宙平台

一起剪

一起剪

ZAKER旗下免费视频剪辑工具

相关标签

台积电 intel 高通 晶圆 半导体
相关文章
评论
没有更多评论了
取消

登录后才可以发布评论哦

打开小程序可以发布评论哦

12 我来说两句…
打开 ZAKER 参与讨论