IT之家 06-10
SK 海力士:4F2 VG 和 3D DRAM 技术将应用于 10nm 及以下级内存
index_new5.html
../../../zaker_core/zaker_tpl_static/wap/tpl_keji1.html

 

IT 之家 6 月 10 日消息,2025 年 IEEE VLSI 研讨会正于日本东京举行。SK 海力士在会议上提出了未来 30 年的新 DRAM 技术路线图和可持续创新方向。

SK 海力士首席技术官 Cha Seon Yong 在会议发言中表示,延续现有技术平台进一步提升 DRAM 性能与容量的难度正与日俱增,该企业计划将 4F2 VG 平台和 3D DRAM 技术应用于 10nm 或以下级内存,并在结构、材料和组件方面进行创新。

4F2 VG 将传统 DRAM 中的平面栅极结构调整为垂直方向,可最大限度减少单一数据存储单元的面积占用,同时有助于实现高集成度、高速度和低功耗。在 4F2 VG DRAM 中将以类似 NAND 闪存的方式使用混合键合技术。

Cha Seon Yong 认为,尽管业界有声音认为 3D DRAM 的堆叠层数增加意味着成本上升,但这一问题可同通过不断的技术创新来解决。

宙世代

宙世代

ZAKER旗下Web3.0元宇宙平台

一起剪

一起剪

ZAKER旗下免费视频剪辑工具

相关标签

海力士 技术创新 研讨会 nand闪存 东京
相关文章
评论
没有更多评论了
取消

登录后才可以发布评论哦

打开小程序可以发布评论哦

12 我来说两句…
打开 ZAKER 参与讨论